From: エレクトロニクス実装学会 <idek@jiep.or.jp>
日付: 2017年04月07日 13時38分
件名: 「ＥＭＣ設計技術実践講座」のご案内
一般社団法人エレクトロニクス実装学会です。
低ノイズ実装研究会主催「ＥＭＣ設計技術実践講座」のご案内をお送り
いたします。
======================================================================
ＥＭＣ設計技術実践講座
＜2017年5月〜2018年1月 全12回＞
https://web.jiep.or.jp/seminar/tcwg/el01_emc2017/
----------------------------------------------------------------------
エレクトロニクス実装学会 電磁特性技術委員会 低ノイズ実装研究会
では、今年で8回目となります「EMC設計技術実践講座」を開催いたします。
本講座は、ノイズ対策コンサルティングやセミナー等で著名なシステム
デザイン研究所代表取締役 久保寺忠氏を講師に迎え、プリント基板を
扱う技術者の皆様を対象にノイズの基本から分かり易く解説し、ノイズ
対策までを実際に体得してもらうものです。
皆さんは、多層基板を設計する上で層構成に悩んだことはありませんか？
また、4層基板で電源は3層にまとめますか、それともこだわりませんか。
多電源の場合、電源は面でしょうか、配線でも良いとお考えでしょうか。
さらに表面層はグランドベタで覆った方が良いでしょうか、パスコンは
お守りとして出来るだけ多い方が良いでしょうか。これらはいずれも過
去のセミナーで出た問題です。
本講座では、いくつかのグループに分かれていただき、モデル回路を
ベースに基板の設計とシミュレーションを行い、実際に基板を作って測
定、評価までをグループ単位で行います。同じ回路でも層構成、基板の
設計法（上記で述べた問題点など）の違いによってノイズの出方が大き
く変わってしまうことを実際に体感していただきます。
本講座の特徴は、受講者全員にCAD（CADVANCE：図研）を使って基板
設計をしていただくこと、その設計の良し悪しを伝送線路シミュレータ
（SignalAdviser-SI：富士通）、EMIデザインルールチェッカ
（DEMITASNX：NEC）を使って把握していただくこと、実際に基板を作っ
て評価してみること（グループ結果を比較し、どの設計法がノイズ低減
に役立つかを客観的に把握できる）、さらに今回の講座では、今までの
講座で対策まで行いたいという多くのご要望より、電波暗室に基板を持
ち込み、皆さまに対策を行っていただくこと、その結果をもとに
再設計→再測定→評価 までを行うことにしました。
上記のCAD, シミュレータは、講座期間中、皆さんのPCにインストール
していただき、自由にお使いいただけます。シミュレータを身近に感じ
ていただくこと、シミュレータの結果から次の策を読みとる能力を養っ
ていただきたいという主催者の願いから、各ベンダー様に協力いただく
ことにしております。
座学、もの作り、討議など、さまざまな企画を通じて、どなたにも
無理なくノイズの特質をご理解いただくことができます。
「学会の講座はレベルが高くて難しい」という常識をくつがえそうとい
う狙いもこの企画には含まれています。やる気さえあれば、どなたにも
満足いただける講座であろうと思います。
昨年まで過去7回、同講座を開催いたしましたが、ご参加頂いた方々
より大変好評をいただいております。
どうぞ積極的にご参加いただきますよう、よろしくお願いいたします。
記
主 催：(一社)エレクトロニクス実装学会 低ノイズ実装研究会
１．実施期間：2017年5月から2018年1月まで全12回
２．対 象 者：プリント基板を扱う技術者、またはそれに準ずる業務に
携わられている方
３．参 加 費：会 員＝\50,000 (12回分，消費税込み)
非会員＝\80,000 (12回分，消費税込み)
この機会に入会していただきますと，会員価格での
参加が可能です。非会員の方は是非ご検討ください。
４．定 員：60名(定員になり次第，締め切らさせていただきます。
受付締め切りの場合は学会ホームページ上でお知らせ
します。)
５．申込方法：下記申込書の内容をＥメールでお送りください。
宛先は e-kenkyukai（at）jiep.or.jp です。
※メール送信時は(at)をアットマークにしてください。
＊ご注意
お申込み後のキャンセルはご遠慮ください。
お申込み後に受講者を変更される場合は，学会事務局
(03-5310-2010)までご連絡ください。ただし，途中で受講者を
変更することはできません。代理参加も不可です。
予め，ご承知おきください。
学会行事参加クーポンはご使用いただけません。
６．スケジュール
【１】5月12日(金)
・開講キックオフ
・座学(1) 対策事例，なぜノイズが出るのか？，ノイズの基本
（電界，磁界，クーロンの法則），リターン電流経路，信号反射
【２】5月26日(金) ※
・座学(2) 放射ノイズ大小基板の比較（過去の実践講座より）
・CAD操作習得(１)
・基板仕様説明，グループ作業説明
【３】6月9日(金)
・CAD操作習得(２)
・グループ討議(1) 回路図，仕様決定（層構成），部品配置
【４】6月23日(金)
・SIシミュレータ操作習得
・グループ討議(２) 配線，SIシミュレーション
【５】7月7日(金)
・EMIルールチェッカ操作習得
・グループ討議(3) 電源・グランド配線，EMIルールチェック
【６】7月28日(金)
・グループ討議(4) 提出用データ作成，設計仕様書作成
8月，9月に主催者側で基板製造・遠方界測定を行います。
【７】9月29日(金)
・グループ討議(5) 測定結果より，ノイズ対策実験内容を考える
【８】10月10日(火)〜10月20日(金)の1日
・グループ討議(6) ノイズ対策実験(1)，自グループ基板を使用し，
電波暗室での対策・測定
【９】10月27日(金)
・グループ討議(7) 実験結果より改版内容を検討し，改版基板設計
【10】11月17日(金)
・グループ討議(8) 改版基板設計，提出用データ作成，基板仕様書作成
11月，12月に主催者側で基板製造・遠方界測定を行います。
【11】1月12日(金)
・グループ討議(9) 改版基板測定結果の考察，レポート作成
【12】1月26日(金)
・各グループからの発表
・閉講式
※ 第2回講座より，PCを用いた実演に入ります。
受講に関する注意事項を事前にお読みください。
https://web.jiep.or.jp/seminar/wp-content/uploads/2017/03/2017受講上の
諸注意.pdf
７．会 場：エレクトロニクス実装学会会議室（回路会館地下１階）
JR 中央線 西荻窪駅下車徒歩5分
http://www.e-jisso.jp/intro/intro07.html
東京都杉並区西荻北 3-12-2
TEL 03-5310-2010
８．お問い合わせ先：
【講座の内容に関すること】
低ノイズ実装研究会主査までご連絡ください。
【学会入会に関すること】
エレクトロニクス実装学会 事務局
メールアドレス： info（at）jiep.or.jp
※メール送信時に(at)をアットマーク@に変更ください。
[申込書]
----------------------------------------------------------------------
宛先：
e-kenkyukai(at)jiep.or.jp
※メール送信時は(at)をアットマークにしてください。
2017 EMC設計技術実践講座
参加申込書(2017/5〜2018/1)
会員種別：
( )正会員［No. ] ( )賛助会員[No. ]
( )今回入会手続き済 ( )今回入会予定
( )非会員
氏名：
フリガナ：
性別：
年齢：
会社名：
所属：
郵便番号：
住所：
電話番号：
E-Mail：
受講者様の主な業務内容（複数選択可）：
( )デジタル回路設計 ( )アナログ回路設計
( )パターン設計 ( )計測技術者
( )EMC専門家 ( )研究者
( )その他[ ]
=============================================================